Nouvelles

D'après trois sources proches du dossier, la startup chinoise DeepSeek développe sa propre puce d'intelligence artificielle, marquant ainsi une avancée stratégique majeure : d'une innovation exclusivement logicielle, elle accède à une maîtrise complète du matériel. Cette initiative, révélée par Reuters le 7 juillet 2026, vise à réduire la dépendance de DeepSeek aux puces Nvidia et Huawei qui équipent ses modèles économiques et populaires à l'échelle mondiale. Elle pourrait également bouleverser l'économie de l'inférence par l'IA en Chine et au-delà.

Selon Astute Analytica, le marché des puces d'IA était évalué à 39,27 milliards de dollars américains en 2024 et devrait atteindre une valorisation de 501,97 milliards de dollars américains d'ici 2033, avec un TCAC de 35,50 % au cours de la période de prévision 2025-2033.

Que disent les sources ? : Approche par inférence, phase initiale, développement discret

• Spécificité de la puce : L’appareil est conçu spécifiquement pour l’inférence IA— l’étape où les modèles entraînés génèrent des réponses utilisateur — plutôt que pour l’entraînement de nouveaux modèles à partir de zéro. 
• Chronologie : Ce projet a débuté il y a environ un an et n’en est qu’à ses débuts, DeepSeek s’engageant activement auprès de partenaires externes dans les chaînes d’approvisionnement en conception de puces, fonderie et mémoire. 
• Recrutement : L’entreprise basée à Hangzhou a discrètement augmenté ses embauches d’ingénieurs en conception de puces ces derniers mois, évitant de publier des offres d’emploi afin de garder le projet secret. 

Cette offensive matérielle fait suite à une série d'étapes logicielles importantes qui ont déjà signalé le virage de DeepSeek vers les semi-conducteurs nationaux, notamment l'adaptation « jour zéro » de DeepSeek-V4 aux accélérateurs Ascend 950PR/950DT de Huawei et à la pile logicielle CANN en avril 2026.

Pourquoi est-ce important ? : De la dépendance à CUDA au contrôle complet de la pile

L'ascension de DeepSeek s'explique par une maîtrise radicale des coûts et une distribution ouverte. Cependant, sa dépendance aux GPU– et même à des alternatives nationales comme l'Ascend de Huawei – la liait encore à des feuilles de route externes, à des contraintes d'approvisionnement et aux réglementations sur les exportations. La conception de sa propre puce change la donne en permettant à DeepSeek de maîtriser les coûts d'inférence : la co-conception du matériel autour de ses architectures modulaires et multi-experts (MoE) permet de réduire encore davantage le coût des jetons et de stabiliser les marges à mesure que l'utilisation augmente. 

Cela permet également à l'entreprise de s'affranchir des contraintes liées à un écosystème propriétaire — en réduisant son exposition à l'avantage concurrentiel de Nvidia avec CUDA et à la volatilité des approvisionnements en GPU — tout en complétant, et non en remplaçant, ses intégrations Huawei existantes. Enfin, un programme de conception de puces en interne accélère les cycles de déploiement en optimisant le dialogue entre la recherche sur les modèles et les fonctionnalités des puces, permettant ainsi une itération plus rapide sur les opérateurs, les architectures mémoire et les interconnexions, spécifiquement adaptées aux charges de travail de DeepSeek.

L’exemple Huawei : comment la V4 a ouvert la voie ?

Le lancement de DeepSeek-V4 a déjà démontré la puissance de la co-optimisation matériel-logiciel sur les puces nationales :

• Prise en charge Ascend dès le premier jour : les Ascend 950PR/950DT de Huawei ont bénéficié d’une adaptation « dès le premier jour » à la V4, toute la gamme Ascend SuperNode étant entièrement adaptée à l’inférence V4. 
• Signaux de co-conception : une étude de SemiAnalysis au niveau des traces a démontré que V4 et l’Ascend 950DT avaient été effectivement co-conçus, contribuant à réduire les coûts d’inférence jusqu’à 75 % par rapport aux offres concurrentes. 
• Progrès de l'entraînement : Un consortium dirigé par Huawei a également achevé le post-entraînement complet des paramètres du V4-Pro à 1,6 T de paramètres sur un cluster Ascend 910C de plus de 1 000 puces, démontrant ainsi que la pile technologique chinoise passe de l'inférence à des charges de travail d'entraînement plus complexes.

L'effort de DeepSeek en matière de puces propres peut être considéré comme la prochaine étape logique : internaliser les optimisations les plus spécifiques à la charge de travail qui ont rendu la V4 bon marché et rapide sur Ascend, puis les étendre dans une feuille de route de silicium propriétaire.

Où la puce de DeepSeek pourrait-elle s'insérer dans la chaîne de valeur ?

Compte tenu du stade préliminaire et de la démarche de partenariat décrite par les sources, le parcours de DeepSeek est probablement similaire à celui d'autres programmes de puces natives pour l'IA :

• Architecture : Accélérateurs optimisés pour l'inférence, mettant l'accent sur le calcul clairsemé, la mémoire à large bande passante et les interconnexions efficaces pour les charges de travail de type agent à contexte large.
• Fonderie et conditionnement : Les discussions avec les fonderies et les fournisseurs de mémoire suggèrent une stratégie multi-fournisseurs pour atténuer les risques liés à la capacité et aux sanctions.
• Pile logicielle : Attendez-vous à une couche d'exécution et de compilation optimisée par DeepSeek (pouvant potentiellement étendre les intégrations de style vLLM-Ascend) pour mapper ses noyaux MoE sur des chemins de données personnalisés.

Implications pour le marché : pression sur Nvidia, vents favorables pour la technologie chinoise ?

Si DeepSeek commercialise une puce d'inférence prête pour la production, les répercussions pourraient être immédiates. La domination de Nvidia sur le marché de l'inférence serait mise à rude épreuve : bien que Nvidia reste leader en matière d'entraînement et bénéficie d'un large écosystème, la puce de DeepSeek intensifierait la concurrence sur le rapport prix/performances dans le domaine de l'inférence, notamment pour les déploiements cloud et sur site en Chine. 

Dans le même temps, la domination de Huawei devrait se renforcer plutôt que s'affaiblir ; la puce de DeepSeek pourrait compléter Ascend dans une architecture domestique diversifiée, alors même que les hyperscalers se démènent pour sécuriser l'approvisionnement en Ascend 950 après le lancement de la version V4. 

Sur la courbe des coûts mondiaux, l'historique de DeepSeek en matière de tarification agressive (comme l'API V4-Pro à environ 0,20 yuan par million de jetons) suggère que toute puce interne pourrait encore réduire les marges d'inférence mondiales pour des charges de travail comparables. 

Risques et réalités : sanctions, échelle et logiciels

Les ambitions de DeepSeek se heurtent à des obstacles non négligeables :

• Contrôles à l'exportation : les technologies d'encapsulation avancée, HBM et les nœuds de pointe restent soumis à des restrictions américaines, ce qui limite les performances et allonge les délais de production en volume.
• Importance du logiciel : la profondeur de l’écosystème CUDA reste un atout majeur ; DeepSeek doit proposer une offre compilateur/outils convaincante pour gagner la confiance des développeurs au-delà de ses propres modèles.
• Risque d'exécution : Passer des discussions avec les partenaires à la mise en service des semi-conducteurs, à l'augmentation du rendement et au déploiement à grande échelle est une entreprise pluriannuelle qui exige d'importants investissements en capital et en talents.