Für weitere Einblicke  fordern Sie ein kostenloses Muster an. 

 Welche Schlüsselfaktoren prägen den Markt für automatisierte Testgeräte (ATE) in der Halbleiterindustrie?

Der KI-, HBM- und optische Rechen-Superzyklus

Der wichtigste Treiber für die Nachfrage nach automatisierten Testsystemen im Jahr 2026 ist der rasante Ausbau der Infrastruktur für künstliche Intelligenz. Da Hyperscaler KI-Modelle mit Billionen von Parametern einführen, ist der Halbleitermarkt an die sogenannte „KI-Bandbreitengrenze“ gestoßen. Um diese zu überwinden, mussten traditionelle Architekturen zugunsten heterogener Integration aufgegeben werden, insbesondere Co-Packaged Optics (CPO) und 2,5D/3D-Chiplets.

Dieser architektonische Sprung hat die Anforderungen an Testumgebungen grundlegend verändert. Die Validierung dieser fortschrittlichen Fertigungsprozesse (unter 5 nm) und Chiplets führt zu einer extremen Fehlerempfindlichkeit. Darüber hinaus hat die Abhängigkeit von High Bandwidth Memory (HBM) zur Versorgung von KI-Prozessoren immense Testkomplexitäten mit sich gebracht. Moderne ATE-Plattformen müssen nun Logik- und Speichertests vereinen und gleichzeitig hochkomplexe Aspekte der Stromversorgungsintegrität, des Signalwegverhaltens und der thermischen Effekte auf Gehäuseebene berücksichtigen, die bei früheren Speichergenerationen nicht auftraten.

Da herkömmliche Tester diese Aufgaben nicht bewältigen können, sind Halbleitergießereien und integrierte Gerätehersteller (IDMs) gezwungen, einen massiven Investitionszyklus zur Modernisierung ihrer Anlagen durchzuführen, um automatisierte Testgeräte der nächsten Generation zu beschaffen, die in der Lage sind, Validierungen mit extrem niedrigem Rauschen und parallele Tests an mehreren Standorten durchzuführen.

Markt für automatisierte Testgeräte (ATE) in der Halbleiterindustrie: Automobilelektrifizierung und Breitbandlückenbauelemente

Neben KI bleibt der Automobilsektor ein äußerst stabiler Nachfragetreiber. Die zunehmende Verbreitung von Fahrerassistenzsystemen (ADAS) und Elektrofahrzeugen (EVs) erfordert Chips, die strenge, sicherheitskritische Funktionsvalidierungsstandards wie ISO 26262 erfüllen.

Gleichzeitig erfordert der Übergang zu Siliziumkarbid- (SiC) und Galliumnitrid- (GaN) Leistungselektronik in Elektrofahrzeugen spezialisierte diskrete Hochspannungs-ATE-Systeme. Automobilhersteller fordern absolute Zuverlässigkeit über weite Temperaturbereiche und drängen damit ATE-Anbieter zur Entwicklung anspruchsvoller Systeme für Umwelt- und Funktionstests.

Technologische Entwicklungen im Jahr 2026

Um diesen komplexen Anforderungen gerecht zu werden, haben die ATE-Hersteller im vergangenen Jahr eine Reihe technologischer Neuerungen in ihre Plattformen integriert.

• Integration von KI in ATE-Systeme: Tester messen nicht mehr nur Ergebnisse, sondern nutzen KI-gestützte Analysen und Methoden des maschinellen Lernens. KI-gestützte Testsoftware wird 2026 die Debugging-Zyklen deutlich verkürzen und die Testgenauigkeit um bis zu 30 % verbessern. Sie erkennt selbst kleinste Fehler in hochdichten Verbindungen, die herkömmliche heuristische Software möglicherweise übersieht.
• Hochdichte Gerätearchitekturen: Um den Durchsatz zu steigern, erhöhen Geräte ihre Kanalkapazitäten. Beispielsweise unterstützen die neuen Leistungskarten Pin Scale 5000 und XPS256 von Advantest 256 Kanäle für hochintegrierte Leistungs- und Digitaltests, während die neuesten UltraFLEXplus-Systeme von Teradyne proprietäre Hardware nutzen, um bis zu 512 digitale Kanäle pro Gerät zu erreichen.
• Integration von Thermopräzisionssonden: Mitte 2026 brachte Teradyne in Zusammenarbeit mit Tokyo Electron erfolgreich eine integrierte Testzellenlösung auf den Markt. Durch die direkte Kombination von hochentwickelten Testern mit Thermopräzisionssonden optimiert die Branche das KGD-Screening (Known Good Die) – eine absolute Voraussetzung für die hocheffiziente 3D-Chiplet-Fertigung.

Wie können Halbleiterhersteller die explodierenden Testkosten mit den Risiken der 3D-Integration in Einklang bringen?
Die finanzielle Belastung durch Ertragsverluste in der modernen Halbleiterproduktion ist enorm und erfordert eine grundlegende Neubewertung der Testkostenberechnung. Die Herausforderungen durch die hohe Defektdichte bei der 2,5D- und 3D- Integration bedeuten, dass ein einziger defekter Chip ein teures, fertiges System unbrauchbar machen kann. 

Diese Dynamik birgt ein beispielloses finanzielles Risiko für die Frühphasenprüfung im Markt für automatisierte Testsysteme (ATE) für Halbleiter. Die dynamische Fehlererkennung im Rahmen des In-Circuit-Tests (ICT) reduziert die Kosten pro Fehler um Größenordnungen im Vergleich zur Fehlersuche im Feld.

Erschließung von Foundry-Margen durch dynamische Testkostenstrategien für Halbleiter

Der Übergang zu SiC-Substraten – die bis zu 50 % der gesamten Gerätekosten ausmachen – macht ein strenges Screening der Ausfallrate in der frühen Lebensdauer (ELFR) und zerstörungsfreie thermische Strukturprüfungen zu einer finanziellen Notwendigkeit, um die Gewinnmargen der Foundry zu sichern. Das Testen von High-End-KI-Modellen erfordert nun Musterspeicher im Multi-Terabit-Bereich, was die Anschaffungskosten der Ausrüstung drastisch erhöht.

Darüber hinaus treiben die Prüfung von Verbindungen mit extrem feiner Rasterteilung im einstelligen Mikrometerbereich, die Metrologie von Glasinterposern und die Bewältigung von 20-A-Strömen für Schnellladekomponenten von Elektrofahrzeugen die Betriebskosten erheblich in die Höhe. Um die Rentabilität im Markt für automatisierte Testsysteme (ATE) für die Halbleiterindustrie zu sichern, müssen Anlagenleiter die Stellhebel für Produktivität und Leistung identifizieren, indem sie Geschäftsziele in konkrete Ergebnisse unterteilen. Sie müssen dynamische Kostenmodellierungssysteme einsetzen, um die steigenden Testkosten mathematisch gegen den wirtschaftlichen Wert der Fehlererkennung abzuwägen. 

Da die thermische Drosselung in den Handhabungsgeräten die parametrischen Ergebnisse verfälscht und die standardmäßige automatische optische Inspektion (AOI) häufig Risse unter der Oberfläche übersieht, drängen die Akteure den Markt in Richtung kostspieliger, aber unvermeidlicher Hybridansätze, die fortschrittliche physikalische Messtechnik mit hochpräziser elektrischer Sondierung verbinden.

Welche strategischen Partnerschaften und Software-Ökosysteme sichern das Überleben der Anbieter?
Die Zukunft des Halbleitertests ist von Natur aus kollaborativ und softwaredefiniert. Um sich gegen extreme Schwankungen im Halbleiterzyklus abzusichern, verlagern führende Anbieter im Markt für automatisierte Testsysteme (ATE) für die Halbleiterindustrie ihren Fokus strategisch weg von der alleinigen Abhängigkeit von Hardware und priorisieren margenstarke Softwareumsätze, langfristige Wartungsverträge und Verbrauchsmaterialien. 

Dieser Übergang erfordert den Aufbau einer Orchestrierungsinfrastruktur, die skalierbare und vorhersehbare Auswirkungen ermöglicht. Wir beobachten eine rasche Konvergenz der Ökosysteme von EDA-Softwareunternehmen (Electronic Design Automation) und ATE-Anbietern (Application Test Equipment), um Design-for-Test-Methoden (DFT) für neue Chiplet-Verbindungsstandards wie UCIe zu standardisieren.

Erschließung von ATE-Umsätzen durch digitale Zwillinge und Ökosystemintegration

Die strategische Ausrichtung auf operative Produktivitätslücken beinhaltet den Einsatz von digitalen Zwillingen als Prototypen. Diese ermöglichen es Halbleiteringenieuren ohne Fertigungsstätten, Testprogramme virtuell zu simulieren und zu debuggen, noch bevor das erste Siliziumchip gefertigt wird. Ökosystempartnerschaften dringen immer tiefer in die Fertigung vor; Anbieter integrieren ihre Testdaten direkt in Manufacturing Execution Systems (MES) und positionieren Tester als zentrale Datenknotenpunkte der Fabrik anstatt als isolierte Diagnosegateways. Zusätzlich werden lokale Reinraumdienstleistungen für die Reparatur von MEMS-Probekarten strategisch in der Nähe von Fabrikclustern angesiedelt, um Ausfallzeiten zu minimieren. Gleichzeitig bilden ATE-Hersteller strategische Allianzen mit spezialisierten Sondenherstellern, die sich auf die Validierung von 3D-gestapelten DRAMs konzentrieren. Da Nischenanbieter, die sich auf die Bereiche Photonik-Burn-in und HF-Zuverlässigkeit konzentrieren, zu bevorzugten Übernahmekandidaten werden, müssen die Marktführer im Bereich automatisierter Testgeräte (ATE) für die Halbleiterindustrie die Ergebnisse kontinuierlich messen und gemeinsam mit den Fertigungsstätten Open-Source-Tools zur Kostenanalyse entwickeln, um die Testdurchführbarkeit bereits in der Architekturentwurfsphase sicherzustellen.

Markt für automatisierte Testgeräte (ATE) für Halbleiter: Hemmnisse und Wirkungsanalyse (2026–2035)

Wettbewerbsanalyse: Die fünf führenden Anbieter auf dem Markt für automatisierte Testsysteme (ATE) für die Halbleiterindustrie

1. Advantest Corporation: Marktführer dank unübertroffener Expertise im Bereich System-on-Chip (SoC)- und Speichertests. Ihre V93000-Plattform gilt als Industriestandard für das Testen fortschrittlicher KI-, 5G- und Hochleistungsrechnerchips.
2. Teradyne Inc.: Als starker Konkurrent zeichnet sich Teradyne durch seine Expertise im Testen komplexer Logik-, HF- und analoger ICs aus. Die flexiblen Architekturen UltraFLEX und J750 ermöglichen kosteneffiziente Hochdurchsatztests für Elektronik in den Bereichen Unterhaltungselektronik, Industrie und Automobil.
3. Cohu, Inc.: Cohu ist führend in den Bereichen Hochfrequenztechnik (HF), Energiemanagement und Halbleiterprüfung für die Automobilindustrie. Ihre Marktführerschaft wird durch das Angebot von Komplettlösungen gestärkt, die Tester nahtlos mit fortschrittlichen Thermohandhabungsgeräten und Schützen integrieren.
4. Chroma ATE Inc.: Als Vorreiter im Bereich grüner Technologien ist Chroma auf die Prüfung von Leistungselektronik, Batterien und Komponenten für Elektrofahrzeuge spezialisiert. Ihre hochgradig anpassbaren und kostengünstigen Messgeräte machen sie im Bereich der automatisierten Testsysteme für Leistungshalbleiter unverzichtbar.
5. NI (Emerson): National Instruments revolutioniert den traditionellen ATE-Markt mit seinen modularen, softwarezentrierten PXI-Plattformen. Ihre Marktführerschaft beruht auf der Bereitstellung skalierbarer, hochflexibler Testlösungen für den gesamten Anwendungsbereich – vom Labor bis zur Produktion –, die speziell auf komplexe Mixed-Signal- und HF-Bauelemente zugeschnitten sind.

Segmentanalyse des Marktes für automatisierte Testgeräte (ATE) für Halbleiter

Nach Gerätetyp: SoC-/Logiktester werden 2025 die Marktführerschaft erlangen

Der Markt für automatisierte Testsysteme (ATE) für Halbleiter verzeichnete 2025, dass SoC/Logik-Tester die dominierende Position im Teilsegment einnehmen würden. Diese Vormachtstellung ist im Wesentlichen auf die exponentiell steigende Komplexität der 3-nm- und 2-nm-Architekturen zurückzuführen, die von Hyperscalern und Edge-Geräten im Jahr 2026 gefordert werden. Der Übergang von der traditionellen heterogenen Integration zu fortschrittlichen 3D-Packaging-Verfahren erfordert eine beispiellose Anzahl von Pins und digitale Hochgeschwindigkeitsinstrumente. 

Folglich haben sich die Testzeiten deutlich verlängert, was die Hersteller dazu zwingt, hochparallele SoC-Tester einzusetzen, um die Gesamtbetriebskosten zu optimieren. Darüber hinaus erfordert die Integration von High-Bandwidth Memory (HBM3e) neben Logik-Chips simultane Multi-Domain-Testprotokolle. Diese Dynamik stellt sicher, dass SoC/Logik-Plattformen im Markt für automatisierte Testsysteme (ATE) für die Halbleiterindustrie maximale Investitionsausgaben generieren.

• Im Jahr 2025 wurde ein Umsatzanteil von über 65 % an den weltweiten Auslieferungen von Testgeräten erzielt.
• Angetrieben durch den Übergang zur 2-nm-Technologie und die komplexen Anforderungen an die 3D-Chiplet-Integration.
• Bietet geschäftskritische 112-Gbit/s-PAM4-Hochgeschwindigkeits-Digital-I/O-Testfunktionen.
• Verkürzt die Testzeiten durch massiv parallele Testkonfigurationen mit 512 Standorten.

Nach Testphase: Der finale/Pakettest erzielte den größten Marktanteil 

Im Markt für automatisierte Testsysteme (ATE) für die Halbleiterindustrie hielt die Phase des End-/Gehäusetests 2025 unangefochten den größten Marktanteil. Dieser Wettbewerbsvorsprung ist eng mit der zunehmenden Verbreitung fortschrittlicher Gehäusetechnologien verbunden, insbesondere mit 2,5D/3D-Architekturen und dem rasanten Anstieg von CoWoS-Implementierungen im Jahr 2026. Da fehlerfreie Chips zu dichten, heterogenen Gehäusen zusammengebaut werden, stellen Fehlerraten nach der Montage erhebliche finanzielle Risiken dar. 

Daher sind strenge Systemtests und die abschließende Validierung der Verpackung entscheidende Sicherheitsvorkehrungen vor der Auslieferung an den OEM. Diese Phase erfordert eine intensive thermische Konditionierung und eine Hochfrequenz-HF-Kalibrierung, was erhebliche Investitionen in die Ausrüstung notwendig macht. Folglich erzielen die Testinfrastrukturen im globalen Markt für automatisierte Testsysteme (ATE) der Halbleiterindustrie Höchstpreise.

• Im Jahr 2025 entfielen fast 70 % der gesamten Investitionsausgaben für die Testphase darauf.
• Angetrieben durch extreme Anforderungen an die Wärmeableitungsprüfung von über 1.000 Watt.
• Entscheidend für die Validierung der Integrität der 2,5D/3D-CoWoS-Gehäuseausbeute nach der Montage.
• Integriert fortschrittliche Handhabungsroboter, um eine operative Geräteeffektivität von 99,8 % zu erreichen.

Von den getesteten Geräten: KI-Beschleuniger und Logik führen den Markt an

KI-Beschleuniger und Logik-ICs bestimmen aktuell die technologische Roadmap und prägen die Entwicklung des Marktes für automatisierte Halbleitertestsysteme (ATE). Der generativer KI hat die Nachfrage nach kundenspezifischen Siliziumchips, insbesondere GPUs, TPUs und neuronalen Verarbeitungseinheiten, beschleunigt. Diese hochkomplexen Bauelemente integrieren eine enorme Anzahl von Transistoren und erfordern eine umfassende Generierung funktionaler Vektoren sowie eine detaillierte Strukturanalyse. 

Die Validierung dieser deterministischen KI-Verfahren erfordert Plattformen, die dynamische Leistungsprofilierung und Datenprotokollierung im Petabyte-Bereich während aktiver Testzyklen ermöglichen. Dieses intensive Validierungsparadigma bedingt kontinuierliche Geräte-Upgrades und festigt die Position von KI-Beschleunigern als primären Umsatzmotor, der die hohen Investitionsausgaben im Markt für automatisierte Testsysteme (ATE) für die Halbleiterindustrie sichert.

• KI- und Logiktests führten zu einem Anstieg der Testernachfrage um 35 % im Vergleich zum Vorjahr.
• Erfordert einen massiven Musterspeicher mit einer Skalierung von bis zu 64 Gigabyte pro Pin.
• Schreibt strenge dynamische Belastungstests der Stromversorgung für GPUs mit 100 Milliarden Transistoren vor.
• Beschleunigt die Einführung KI-gestützter Software für die vorausschauende Wartung in aktiven Testzellen.

Nach Endnutzer: OSATs machten den größten Anteil aus

Outsourcing-Anbieter für Halbleitermontage und -prüfung (OSAT) hielten 2025 den größten Marktanteil im Bereich automatisierter Testsysteme (ATE) für Halbleiter. Diese Dominanz beruht auf den aggressiven Outsourcing-Strategien von Fabless-IC-Designern, die für spezialisierte Tests in der Serienfertigung auf OSATs setzen. Mit zunehmender Komplexität der Gehäusefertigung lagern reine Foundries und Fabless-Unternehmen 2026 kapitalintensive Endprüfungen aus. OSATs nutzen Skaleneffekte und betreiben große Testanlagen mit hochflexiblen, standortübergreifenden Testerflotten. Diese operative Flexibilität ermöglicht es ihnen, Hardwarekosten auf verschiedene Kundenportfolios zu verteilen und ihre Position als dominierender Beschaffungsakteur im Markt für automatisierte Testsysteme (ATE) für Halbleiter zu festigen.

• Verfügte über einen Beschaffungsanteil von 58 % an neuen ATE-Installationen weltweit.
• Profitiert von der Betreuung fabless KI-Halbleiter-Startups, die schlüsselfertige Testlösungen benötigen.
• Optimiert die Auslastung der Testerflotte auf einen branchenführenden Durchschnitt von 85 Prozent.
• Treibt eine aggressive Nachfrage nach universellen Lastplatinen an, die für unterschiedliche Chipdesigns geeignet sind.

Regionale Analyse des Marktes für automatisierte Testgeräte (ATE) für Halbleiter

Asien-Pazifik: Das unbestrittene Epizentrum des Marktes

Der asiatisch-pazifische Raum wird 2025 mit über 65 % des weltweiten Umsatzes die dominierende Kraft auf dem Markt sein. Diese Vormachtstellung basiert auf der hohen Dichte an Tier-1-Foundries und führenden OSATs in Taiwan, Südkorea und China. Taiwan ist regional führend, maßgeblich getrieben durch die aggressive Expansion von CoWoS im Bereich Advanced Packaging und den Übergang der Foundry-Giganten auf den 2-nm-Prozess, was den Einsatz großer Flotten hochparalleler SoC-Tester erfordert. 

Gleichzeitig treibt Südkoreas führende Position in der Produktion von Hochbandbreitenspeichern (HBM3e und HBM4) für KI-Anwendungen eine beispiellose Nachfrage nach spezialisierten Speichertestzellen an. China subventioniert weiterhin sein heimisches Halbleiter-Ökosystem mit etablierten Fertigungstechnologien und investiert beträchtliche Summen in die lokale Beschaffung von Testgeräten, um geopolitische Handelsbeschränkungen zu umgehen.

Darüber hinaus gewährleistet die strategisch in Südostasien konzentrierte, umfassende Backend-Infrastruktur die kontinuierliche und großvolumige Bereitstellung von Anlagen. Die stetigen Investitionen dieser lokalen Megafabriken und Testzentren sichern dem asiatisch-pazifischen Raum dauerhaft seine führende Position auf dem globalen Markt für automatisierte Halbleitertestsysteme (ATE).

Nordamerika: Der vielversprechendste Wachstumsmotor im Markt für automatisierte Testgeräte (ATE) für Halbleiter

Nach dem asiatisch-pazifischen Raum entwickelte sich Nordamerika 2026 zur vielversprechendsten Region im Markt und verzeichnete die höchste durchschnittliche jährliche Wachstumsrate. Dieser Aufschwung wird maßgeblich durch die 39 Milliarden US-Dollar schweren Produktionsanreize des US-amerikanischen CHIPS and Science Act beschleunigt, die eine rasche Rückverlagerung der Front-End-Fertigung und fortschrittlicher Back-End-Gehäuseanlagen ermöglichen. Die Vereinigten Staaten spielen dabei eine zentrale Rolle, da sie die weltweit führenden Fabless-Entwickler von KI-Chips beherbergen. Da heimische Hyperscaler hochkomplexe KI-Beschleuniger mit 100 Milliarden Transistoren entwickeln, ist die Nachfrage nach lokaler Forschung und Entwicklung sowie Pilotlinientests sprunghaft angestiegen.

Folglich investieren Fabless-Unternehmen gemeinsam in fortschrittliche Systemtestinfrastruktur (SLT) innerhalb der nordamerikanischen Grenzen, um geistiges Eigentum zu schützen und die Markteinführungszeit zu verkürzen. Darüber hinaus erfordert der strategische Vorstoß zum Aufbau einer sicheren inländischen Lieferkette für Leistungshalbleiter in Verteidigungs- und Automobilqualität strenge, lokal angepasste automatisierte Testprotokolle. 

Durch den aktiven Übergang von einer vollständigen Abhängigkeit von Offshore-Lösungen hin zu einer lokalisierten, margenstarken Validierung von KI-Chips festigt Nordamerika seinen Status als lukrativster aufstrebender Markt im Bereich der automatisierten Testgeräte (ATE) für Halbleiter.

Die 5 wichtigsten aktuellen Entwicklungen auf dem Markt für automatisierte Testgeräte (ATE) für Halbleiter

1. Teradyne hat drei UltraFLEXplus-Geräte : UltraPin5000-EM, UltraPort-PCIe6 und UltraVS64-HP. Sie sind für KI- und Rechenzentrumschips konzipiert und bieten schnelleres Laden von Testmustern, PCIe Gen6-Tests mit 64 Gbit/s und eine Stromversorgung von bis zu 1.280 Ampere pro Gerät. 
2. Advantest erweiterte sein SiConic-Ökosystem am 16. Juli um den Bereich DFT-Engineering. Die V93000-kompatible Testumgebung ermöglicht es Ingenieuren, Testinhalte vor dem Produktionseinsatz zu entwickeln, zu debuggen und zu validieren, wodurch Übertragungsrisiken und Engpässe im Engineering reduziert werden. 
3. Teradyne und Tokyo Electron stellten eine integrierte Testzelle , die UltraFLEXplus mit dem Prexa SDP-Prober von TEL für das Known-Good-Device-Screening von fortschrittlichen 2,5D- und 3D-Gehäusen kombiniert, die in KI-Systemen verwendet werden. 
4. Advantest ging am 23. Juni eine Partnerschaft mit OpenLight ein, um skalierbare, großvolumige Siliziumphotonik-Tests für optische Module, gemeinsam verpackte Optiken und Rechenzentrumsverbindungen der nächsten Generation zu entwickeln. 
5. Cohu sicherte sich  im April Folgeaufträge im Wert von 30 Millionen US-Dollar für Eclipse -Systeme zur Prüfung von HPC-Prozessoren. Die Systeme verfügen über eine aktive Temperaturregelung, während die prädiktive Analytik von PAICe die Geräteeffizienz verbessern und Reparaturzeiten verkürzen soll.

Führende Unternehmen auf dem Markt für automatisierte Testgeräte für Halbleiter

• Advantest
• Teradyne
• Cohu
• Chroma ATE
• Formfaktor
• Tokyo Electron
• Hon Hai (Foxconn) Test
• Aehr Testsysteme
• Shibasoku
• Techwing
• SPEA
• Yokogawa
• National Instruments (Emerson)
• Astronics
• MPI Corporation
• Weitere prominente Spieler

Marktsegmentierungsübersicht

Nach Gerätetyp

• SoC/Logik-Tester
• Speichertester
• Systemtest
• Handler & Probers
• Prüfkarten und Schnittstelle

Nach Testphase

• Wafersortierung
• Endprüfung/Verpackungsprüfung
• Einbrennen & Zuverlässigkeit

Von getestetem Gerät

• KI-Beschleuniger & Logik
• HBM/DRAM
• NAND-Flash
• Analog & Mixed-Signal
• Automobil & Antrieb

Vom Endbenutzer

• Gießereien
• IDMs
• OSATs
• Fabless-Verkäufer

Nach Region

• Nordamerika
  • Die USA.
  • Kanada
  • Mexiko
• Europa
  • Westeuropa
    • Großbritannien
    • Deutschland
    • Frankreich
    • Italien
    • Spanien
    • Übriges Westeuropa
  • Osteuropa
    • Polen
    • Russland
    • Übriges Osteuropa
• Asien-Pazifik
  • China
  • Indien
  • Japan
  • Australien und Neuseeland
  • Südkorea
  • ASEAN
  • Übriges Asien-Pazifik
• Naher Osten und Afrika (MEA)
  • Saudi-Arabien
  • Südafrika
  • VAE
  • Rest von MEA
• Südamerika
  • Argentinien
  • Brasilien
  • Restliches Südamerika