Para obtener más información,  solicite una muestra gratuita 

¿Cómo están redefiniendo las innovaciones térmicas y de escalado de paso ultrafino los límites de los encapsulados en el mercado de los chiplets?

Para comprender la madurez física del mercado, los arquitectos deben analizar primero la enorme densidad de las interconexiones modernas entre chips. Se observa un giro definitivo en la industria hacia la reducción del paso ultrafino, donde la unión híbrida avanzada está logrando con éxito pasos de un solo dígito de micrómetros, inferiores a 10 µm, con una precisión de alineación inferior a 100 nanómetros. Este avance permite que las densidades de interconexión entre chips superen las 100 000 interconexiones por milímetro cuadrado, redefiniendo fundamentalmente las capacidades de computación de los aceleradores de IA de próxima generación.

Sin embargo, esta densidad sin precedentes plantea enormes desafíos en la gestión térmica. A medida que evoluciona el mercado de chiplets, los CTO deben priorizar una infraestructura térmica avanzada. La refrigeración líquida directa al silicio integrada en plataformas como CoWoS ha demostrado su eficacia en operaciones sostenidas con un TDP superior a 2,6 kW en interconectores masivos de 3300 mm², manteniendo una resistencia térmica entre la unión y el ambiente de tan solo 0,055 °C/W. En lugar de depender de interconectores de silicio grandes y propensos a la deformación, los arquitectos están implementando sistemáticamente puentes de interconexión multichip integrados (EMIB) dentro de sustratos orgánicos para localizar la conectividad y mejorar considerablemente los perfiles térmicos.

La unión híbrida y la miniaturización de chiplets redefinen el rendimiento, la eficiencia y la sostenibilidad

La reducción de los efectos parásitos del cableado (resistencia, capacitancia e inductancia) se logra mediante el uso de microcontactos con pasos muy pequeños, como la unión cara a cara de 36 µm que se observa en las configuraciones 3D modernas. Estos avances físicos permiten a los diseñadores superar los límites tradicionales de las retículas de litografía (normalmente limitadas a unos 800 mm²). 

El empaquetado 2.5D actual se adapta sin problemas a un tamaño de retícula 5,5 veces mayor, con el objetivo de alcanzar hasta 14 veces para finales de la década. Para los fabricantes de equipos que operan en el mercado de chiplets, el aumento en los pedidos a granel de sistemas de unión híbrida de obleas de 300 mm con una precisión de 100 nm sirve como un indicador definitivo de que la era de las protuberancias de soldadura estándar está llegando rápidamente a su fin. Incluso el apilamiento de memoria de alto ancho de banda (HBM), que supera las 12 capas verticales, está migrando agresivamente a la unión híbrida para mantener la integridad crítica de la señalización. Para poner en práctica estas ventajas, los líderes deben integrar algoritmos de búsqueda de rutas con conciencia del carbono en las primeras etapas de la fase de diseño para equilibrar la potencia, el rendimiento, el área y el coste (PPAC) con la huella de carbono de la fabricación.

¿Por qué la estandarización de los ecosistemas es el catalizador fundamental para la interoperabilidad entre múltiples proveedores?

La fragmentación histórica de los chips propietarios está dando paso rápidamente a un marco unificado, impulsando al mercado de los chiplets hacia una nueva era de ingeniería colaborativa. El estándar Universal Chiplet Interconnect Express (UCIe) se ha consolidado como la base de facto, regido por un consorcio de más de 140 miembros principales, con el respaldo unificado de competidores acérrimos como Intel, Arm, AMD y NVIDIA. 

Con el lanzamiento de UCIe 3.0, el ancho de banda de transferencia de datos se ha duplicado oficialmente, ampliando la compatibilidad nativa con HBM e interconexiones ópticas directas. En consecuencia, las principales fundiciones están validando activamente bloques IP estandarizados, ofreciendo diseños probados en silicio para nodos de 3 nm y 2 nm que alcanzan densidades de ancho de banda de hasta 11,8 Tbps/mm.

La evolución del ecosistema de chiplets permite una integración de silicio segura, escalable y de múltiples proveedores en el futuro

Para los diseñadores sin fábrica propia que operan en el mercado de chiplets, la barrera para el silicio personalizado está desapareciendo. Los principales proveedores de IP ahora ofrecen bloques de verificación de controlador y PHY UCIe listos para usar. Este cambio exige un enfoque riguroso para la verificación virtual previa a la fabricación del silicio, a fin de garantizar que los límites de seguridad y los derechos de privilegio se mantengan firmes en paquetes de múltiples proveedores. 

Además, los hitos de producción entre distintos proveedores están convirtiendo el ecosistema teórico de "combinación y adaptación" en una realidad comercial. Para respaldar esto, los estándares de depuración a nivel de sistema, como MIPI Debug sobre UCIe, se han vuelto esenciales para diagnosticar fallos lógicos en múltiples módulos interconectados sin necesidad de acceso físico a paquetes externos.

Las cargas de trabajo del sector automotriz también se suman a esta tendencia, aprovechando los mensajes de banda lateral de 800 MHz mejorados con integridad de datos de banda principal patentada para lograr tasas de fallos en el tiempo ultrabajas y un estricto cumplimiento de la norma ASIL. En última instancia, el mercado de chiplets tiende hacia una arquitectura de concentrador y radios específica para cada dominio. Las principales fundiciones están lanzando prototipos de silicio de referencia para demostrar físicamente a los fabricantes de equipos originales la viabilidad funcional del enrutamiento de tráfico entre aceleradores especializados y dispares. Los líderes tecnológicos deben evolucionar sus operaciones para la activación y adopción de estos flujos de trabajo unificados, estableciendo una gobernanza estricta y probando la eficacia del sistema antes de su escalado.

¿Qué cuellos de botella en la capacidad y qué escasez de materiales están condicionando actualmente la ejecución de la cadena de suministro?

A pesar del inmenso potencial tecnológico, la implementación inmediata del mercado de chiplets se ve gravemente limitada por la capacidad global de empaquetado avanzado. El empaquetado avanzado se ha convertido en el principal obstáculo para el despliegue global de la IA generativa. Las principales fundiciones tienen limitaciones físicas, lo que provoca que los plazos de entrega del hardware se alarguen hasta un extremo de entre 52 y 78 semanas. 

Para combatir este cuello de botella, la producción de interponedores está aumentando exponencialmente: de tan solo 13 000 obleas al mes en 2023 a una cifra proyectada de entre 75 000 y más de 120 000 para finales de 2026. Sin embargo, persiste la monopolización estructural, con entidades de hipercrecimiento que consumen aproximadamente el 70 % de las asignaciones globales totales de CoWoS-L. Este cuello de botella está obligando a los hiperescaladores que operan en el mercado a diversificar activamente sus tecnologías de empaquetado de fundición, migrando los diseños de TPU propietarios a plataformas alternativas basadas en puentes para garantizar ciclos de vida de producción fiables.

La escasez de ABF y los desafíos de rendimiento están transformando las estrategias de la cadena de suministro de chiplets

La grave escasez de suministro de película de apilamiento Ajinomoto (ABF) agrava aún más la crisis de capacidad. Los sustratos de IA de alto rendimiento requieren más de diez veces la cantidad de ABF que los sustratos de PC estándar. Estos procesadores de gran tamaño exigen entre 12 y 20 capas de características microfinas (línea/espacio de 15 a 30 µm), lo que reduce considerablemente la productividad de los fabricantes. Dado que estos sustratos se fabrican mediante un proceso de apilamiento secuencial, un solo defecto microscópico en cualquier capa reduce drásticamente la productividad final, incrementando el precio de los sustratos premium hasta en un 40 %.

Para evitar estos desperdicios de material a gran escala, los fabricantes del mercado de chiplets han implementado metrología en línea posterior a la unión, obligatoria para detectar huecos en la interfaz en tiempo real, lo que permite ajustar la presión de unión antes del relleno. Simultáneamente, los fabricantes de dispositivos integrados (IDM) están utilizando su enorme infraestructura de empaquetado interno, valorada en 7 mil millones de dólares, para captar cuota de mercado en las fundiciones, mientras que los OSAT tradicionales expanden agresivamente sus propias líneas de empaquetado 2.5D y 3D para absorber la demanda adicional de alta gama. Los responsables de compras deben desvincular sus supuestos de la cadena de suministro de las métricas tradicionales y desarrollar activamente planes de orquestación de capacidad para garantizar el acceso al sustrato.

¿Cómo están alterando estructuralmente la economía de los semiconductores las penalizaciones por bajo rendimiento y las arquitecturas de mezcla de nodos?

El principal motor económico del mercado de chiplets es la superación decisiva de la penalización por rendimiento posterior a la Ley de Moore. Los datos del sector revelan que fabricar una CPU monolítica masiva de 16 núcleos ahora cuesta más del doble que fabricar el mismo sistema mediante la integración de múltiples chips. La desagregación física de los chips limita el impacto financiero de los defectos de fabricación; un defecto estadístico solo invalida un chip pequeño y económico, salvando por completo el paquete completo del descarte. 

Además, los arquitectos están aprovechando al máximo el arbitraje de costos mediante la combinación de nodos. Al aislar la costosa lógica de vanguardia de 3 nm exclusivamente para los núcleos de procesamiento y descargar los controladores de E/S y memoria a nodos más maduros y económicos de 14 nm o 12 nm, los diseñadores están reduciendo los costos de diseño en aproximadamente un 25 % en los diseños de procesadores de gama alta.

La economía de los chiplets transforma el diseño de silicio, las estructuras de costos y los mercados de valor

Para los directores financieros y los líderes estratégicos que analizan el mercado de chiplets, el ahorro amortizado en ingeniería no recurrente (NRE) es asombroso. La reutilización de chiplets de E/S idénticos en familias de productos completas reduce drásticamente los costos de I+D y permite ciclos de innovación paralelos, desacoplando las actualizaciones de computación de los rediseños de redes. La clasificación a nivel de chip permite una segmentación de productos avanzada, logrando una utilización del silicio cercana al 100 % al combinar núcleos de mayor rendimiento para los productos insignia con chips de menor rendimiento para los niveles de precios más económicos en el mismo sustrato.

Esta enorme reducción en los requisitos de capital disminuye drásticamente la barrera económica para las empresas emergentes, lo que permite a las empresas de IA adquirir componentes de E/S estandarizados en lugar de financiar diseños de SoC desde cero.

En consecuencia, el valor de mercado de los chiplets está cambiando drásticamente. El empaquetado avanzado ha pasado de ser una simple carcasa protectora a un generador de márgenes altamente lucrativo, que exige primas elevadas por la viabilidad de la interconexión. Los centros de datos están obteniendo simultáneamente enormes beneficios en términos de inversión de capital (CAPEX), utilizando la escalabilidad de computación modular para extender la vida útil de los racks de servidores en lugar de obligar a reemplazar por completo las placas base.

¿En qué aspectos las nuevas cargas de trabajo están ampliando los límites de la integración heterogénea?

A medida que los grandes modelos de lenguaje dominan las cargas de trabajo empresariales, la integración heterogénea se expande hacia territorios sin precedentes. El mercado de chiplets está presenciando el auge de la arquitectura de "sistema de sistemas", donde las GPU integran más de 40 chiplets individuales (que abarcan lógica, caché, HBM y módulos base) en un único espacio físico. 

Para superar la limitación de memoria inherente al entrenamiento de modelos con billones de parámetros, la colocación conjunta de la lógica directamente junto a la memoria HBM mediante interconectores de silicio es un requisito estructural; transferir datos con los anchos de banda necesarios a través de placas de circuito impreso estándar es físicamente imposible.

Las arquitecturas de mercado de chiplets se expanden a los paradigmas de computación perimetral, telecomunicaciones, automoción y software

Más allá de los centros de datos masivos, este cambio arquitectónico se está infiltrando en la computación perimetral y los vehículos definidos por software, centralizando las GPU, NPU e islas de seguridad específicas de cada dominio en paquetes unificados y estrictos definidos por software. Los proveedores de telecomunicaciones están adoptando silicio desagregado para combinar el procesamiento de radiofrecuencia con chips de reconocimiento de IA, mientras que las iniciativas de defensa nacional priorizan estos diseños modulares para lograr cadenas de suministro localizadas y altamente seguras. 

Además, para solucionar los cuellos de botella críticos en las redes, se está acelerando la transición hacia la óptica integrada, que coloca la fotónica de silicio directamente junto a los circuitos integrados de aplicación específica (ASIC) de los conmutadores.

Para los líderes de ingeniería de software, este renacimiento del hardware exige medidas inmediatas. El acceso a la memoria distribuida en múltiples nodos requiere una planificación de topología estricta que tenga en cuenta NUMA para mitigar las variaciones de latencia de nanosegundos. 

Para aprovechar al máximo el mercado de los chiplets, las organizaciones deben establecer un ritmo operativo basado en la tecnología. Los líderes deben identificar las métricas clave, desvincular los procesos de ingeniería de los enfoques monolíticos tradicionales y rediseñar la infraestructura para dar soporte a este futuro exponencial basado en múltiples chips. Es fundamental medir los resultados de forma rigurosa; no se debe asumir que la modularidad se traduce automáticamente en mejoras de rendimiento sin una orquestación de software precisa.

Análisis competitivo: Los 5 principales actores que dominan el mercado de chiplets

1. AMD: Pionera en la comercialización de CPU y GPU basadas en chiplets, AMD revolucionó la industria con sus líneas Ryzen y EPYC. Su estrategia de diseño modular mejora drásticamente la productividad del silicio y reduce los costos de fabricación, al tiempo que aumenta el rendimiento informático de alta gama.
2. Intel: Intel impulsa el ecosistema mediante su promoción de la interconexión universal de chips (UCIe) y su empaquetado avanzado propietario (EMIB y 3D Foveros). Esto permite una integración heterogénea sin problemas de arquitecturas multicapa en los procesadores modernos.
3. TSMC: La columna vertebral indiscutible del mercado de la fabricación de semiconductores. TSMC domina el sector al proporcionar las soluciones de empaquetado avanzado líderes en la industria (CoWoS y SoIC), lo que permite la integración de chiplets de alto rendimiento para gigantes sin fábricas propias como Nvidia, AMD y Apple.
4. ASE Technology: Como proveedor líder mundial de OSAT (Ensamblaje y Pruebas de Semiconductores Subcontratados), ASE controla el ensamblaje final crítico. Proporciona la infraestructura esencial de empaquetado y pruebas de alta densidad necesaria para la producción en masa de diseños de chiplets heterogéneos.
5. Samsung Electronics: Samsung combina de forma única el dominio de la memoria (HBM) con servicios de fundición de vanguardia. Sus tecnologías de empaquetado patentadas I-Cube y X-Cube ofrecen soluciones de chiplets 2.5D y 3D altamente integradas y completas, optimizadas para IA y centros de datos.

Análisis segmentado del mercado de chiplets

Por tipo de procesador: Las unidades centrales de procesamiento dominan el mercado

El segmento de unidades centrales de procesamiento dominará el mercado global en 2026 debido a la creciente de centros de datos y servidores en la nube. Ante las severas limitaciones de escalabilidad de los chips monolíticos tradicionales, los fabricantes de primer nivel adoptaron rápidamente arquitecturas modulares. 

Estos diseños de CPU desagregados maximizan el rendimiento de fabricación y optimizan el consumo energético general para cargas de trabajo intensivas. Este cambio fundamental permite a los fabricantes de silicio combinar sin problemas módulos de computación avanzados con chips maduros. Las constantes actualizaciones de la infraestructura de hiperescala a nivel mundial garantizan envíos masivos de estos procesadores multichip. El liderazgo indiscutible de las CPU en el mercado queda claramente demostrado por estas cuatro importantes perspectivas del mercado:

• Aumento del rendimiento: La división de los chips de CPU aumentó el rendimiento funcional en un 30 por ciento en las principales fundiciones.
• Combinación de nodos: Los proveedores combinaron de manera eficiente núcleos de 3 nanómetros con chips de entrada/salida de 6 nanómetros.
• Elusión de la retícula: Las arquitecturas de múltiples chips sortearon el límite de tamaño monolítico de 858 milímetros cuadrados.
• Reducción de costes: Los gastos de desarrollo de las CPU de próxima generación se redujeron un 25%.

Por Interconnect: El estándar UCI rige el mercado de chiplets

El estándar Universal Chiplet Interconnect Express (UCIe) consolidó su dominio en el mercado durante 2025 y 2026. Al establecer un estándar abierto para la industria, UCIe eliminó la fragmentación que antes causaban las interfaces propietarias entre chips. Este marco universal facilita la interoperabilidad sin problemas entre los chips fabricados por diferentes fundiciones. 

Actualmente, los ingenieros combinan de forma rutinaria la mejor propiedad intelectual de silicio sin experimentar graves problemas de comunicación. El sólido respaldo de más de 120 de semiconductores aceleró su implementación generalizada. Esta estandarización generalizada de las interconexiones impulsa, en última instancia, un desarrollo más rápido de ensamblajes de procesadores complejos. La absoluta prominencia de UCIe en el mercado de chiplets se valida mediante estas cuatro métricas:

• Amplia adopción: Más del 85 % de los nuevos diseños utilizaron protocolos UCIe en 2026.
• Escalabilidad del ancho de banda: Ofreció una densidad de ancho de banda lineal sin precedentes para arquitecturas de empaquetado 3D.
• Unificación del ecosistema: Las principales fundiciones alinearon sus planes de empaquetado avanzado con el estricto cumplimiento de la normativa UCIe.
• Reducción de la latencia: Los enlaces estandarizados entre chips minimizan la latencia.

Por aplicación: Los sectores de centros de datos e inteligencia artificial dominan el mercado de chiplets

centros de datos e inteligencia artificial (IA) acapararon la mayor parte del mercado en 2025, manteniendo este impulso hasta 2026. Este crecimiento se debe a las insaciables necesidades computacionales de los modelos generativos de IA. 

Los chips monolíticos no pueden albergar la enorme cantidad de transistores necesaria para el aprendizaje profundo. Mediante la integración heterogénea, los proveedores de servicios en la nube integran de forma eficiente memoria de alto ancho de banda con aceleradores de IA. Esta integración conjunta ofrece un rendimiento sin precedentes a la vez que reduce la generación de calor. 

Las cuantiosas inversiones de los gigantes tecnológicos garantizan una sólida expansión comercial. El dominio de la IA en el mercado queda demostrado por estos cuatro factores:

• Integración de memoria: los chiplets de IA incorporan a la perfección de memoria avanzadas de alto ancho de banda para lograr mayor velocidad.
• Gestión térmica: Los diseños desagregados mejoraron la disipación del calor en de racks de servidores .
• Personalización de la carga de trabajo: Los proveedores implementaron módulos especializados para el entrenamiento de redes neuronales generativas complejas.
• Escalabilidad sin precedentes: La expansión modular permitió a los centros de datos superar las limitaciones de rendimiento del hardware heredado de forma rentable durante las operaciones comerciales de 2026.

Por el usuario final: Los proveedores sin fábricas propias dominan el mercado

Los proveedores de chips sin fábrica propia representaron la mayor parte del mercado de chiplets a principios de 2026. Al carecer de fabricación propia, estas empresas dependen en gran medida de las alianzas con fundiciones para materializar diseños complejos. 

El modelo de chiplets ofrece a las empresas sin fábrica propia una flexibilidad sin precedentes. En lugar de fabricar un sistema en chip completo en un nodo de vanguardia costoso, adquieren estratégicamente chips rentables de múltiples proveedores. Este enfoque reduce significativamente los riesgos de la cadena de suministro y, al mismo tiempo, acelera los ciclos de innovación de productos. 

Los líderes del sector de fábricas sin fábrica propia impulsaron con vehemencia el empaquetado estandarizado para mantener su ventaja competitiva. La prominencia de los proveedores de fábricas sin fábrica propia en el mercado se destaca en estos cuatro puntos:

• Diversificación de proveedores: Los diseñadores consiguieron obtener simultáneamente baldosas distintas de fundiciones competidoras.
• Agilidad financiera: Los costes de desarrollo se desplomaron, ya que solo los chips de computación críticos requerían costosos procesos de 3 nanómetros.
• Mitigación de riesgos: Los tamaños de matriz más pequeños aseguraron mayores rendimientos, protegiendo los márgenes de las empresas sin fábrica propia.
• Iteración rápida: Los diseñadores actualizaban los componentes individuales sin necesidad de renovar por completo la arquitectura del hardware de silicio cada año.

Análisis regional del mercado de chipsets

Asia Pacífico: El motor indiscutible de la manufactura en el mercado

La región Asia-Pacífico lideró el mercado global al inicio de 2026, impulsada por una concentración sin precedentes de infraestructura avanzada para la fabricación de semiconductores. La región constituye la columna vertebral de la industria de fundición, albergando instalaciones de fabricación de élite y proveedores de ensamblaje y prueba de semiconductores externalizados (OSAT). Taiwán es un pilar fundamental de este dominio regional, contribuyendo con más del 60 % del volumen de empaquetado avanzado mediante las tecnologías patentadas de TSMC. 

Corea del Sur acelera aún más su expansión regional en el mercado de chiplets al controlar la cadena de suministro de memoria de alto ancho de banda a través de Samsung y SK Hynix, lo cual es fundamental para el segmento de IA del mercado. Además, China invierte agresivamente en soluciones nacionales de empaquetado 2.5D para sortear las restricciones al comercio internacional, ampliando rápidamente su red de suministro interna. 

Mientras tanto, Japón suministra más del 75 % de los materiales de sustrato especializados y los equipos de precisión necesarios para la integración heterogénea. En consecuencia, este denso ecosistema permite la creación rápida de prototipos y la producción comercial a gran escala. Al conectar sin problemas las demandas de las fábricas sin fábrica con capacidades de fabricación de alto rendimiento, la región de Asia-Pacífico marca la pauta en la oferta global, consolidando su liderazgo indiscutible en el lucrativo mercado de los chiplets.

América del Norte: El epicentro de la innovación y el diseño del mercado de los chiplets

América del Norte se erige como la región más prometedora después de Asia Pacífico, acaparando una importante cuota de mercado gracias a su agresiva innovación y dominio de la propiedad intelectual. Estados Unidos actúa como principal motor de crecimiento, impulsado por la alta concentración de proveedores líderes de diseño sin fábrica propia, como AMD y Nvidia. Estas empresas nacionales son pioneras en los marcos arquitectónicos y los estándares UCIe de adopción universal, impulsando una rápida evolución tecnológica en todo el mercado de chiplets. 

Además, la proliferación masiva de centros de datos a hiperescala por parte de los gigantes tecnológicos estadounidenses genera una demanda interna insaciable de procesadores desagregados. Gracias a una importante inversión federal de 52 mil millones de dólares que vence en 2026, Estados Unidos está repatriando rápidamente líneas piloto de empaquetado avanzado, fundamentales para garantizar estratégicamente su ecosistema de cadena de suministro. 

Canadá complementa esta trayectoria regional al impulsar un dinámico centro de startups especializadas en hardware de inteligencia artificial y empresas de diseño de interconexión avanzada. Al liderar el diseño arquitectónico, controlar ecosistemas de software críticos e impulsar el consumo de la nube a hiperescala, Norteamérica marca con éxito la hoja de ruta tecnológica fundamental, asegurando así su formidable y creciente presencia en el mercado global de chiplets.

Los 5 principales desarrollos recientes en el mercado de chiplets

1. TYLsemi lanza una plataforma integral de chiplets (14 de julio de 2026): TYLsemi salió del anonimato con de 43 millones de dólares para ofrecer la primera cartera de chiplets lista para la producción, que abarca conectividad (TYL.IO para PCIe/UALink), alimentación (TYL.Power con regulador de voltaje integrado) y chiplets de memoria para silicio de IA personalizado, con el objetivo de reducir en un 50 % el tiempo y el coste de desarrollo.
2. GUC fabrica la IP UCIe de 64 G en TSMC N3P (26 de febrero de 2026) – Global Unichip Corp. ha fabricado con éxitola IP Universal Chiplet Interconnect Express (UCIe), líder en la industria, que alcanza los 64 Gbps por carril en la tecnología N3P de TSMC con el empaquetado avanzado CoWoS, ofreciendo una densidad de ancho de banda de 21 Tbps/mm para aplicaciones de IA y HPC.
3. Cadence lanza un ecosistema de socios para chiplets (6 de enero de 2026) – Cadence Design Systems anunció colaboraciones estratégicas con Samsung Foundry, Arm y otros para ofrecer soluciones de chiplets prevalidadas basadas en la plataforma de diseño de chips Physical AI de Cadence, lo que acelera el tiempo de comercialización de los chiplets.
4. Ayar Labs y Wiwynn se asocian para sistemas CPO a escala de rack (10 de marzo de 2026) – Ayar Labs y Wiwynn anunciaron una asociación estratégica para ofrecer sistemas de IA a escala de rack conectados ópticamente mediante óptica coempaquetada (CPO), integrando los motores ópticos TeraPHY en la arquitectura de rack de Wiwynn para cargas de trabajo de IA a hiperescala que admiten más de 1024 GPU.
5. Lightmatter presenta vClick Optics para CPO (11 de marzo de 2026) – Lightmatter presentó vClick™ Optics, la primera unidad de matriz de fibra desmontable de la industria para el empaquetado avanzado de óptica coempaquetada, que permite la producción en grandes volúmenes de soluciones CPO para infraestructura de IA con un rendimiento récord de 1,6 Tbps por fibra.

Principales empresas del mercado de chiplets

• Corporación NVIDIA
• Advanced Micro Devices, Inc. (AMD)
• Marvell Technology, Inc.
• Corporación Intel
• Samsung Electronics Co., Ltd.
• Broadcom Inc.
• Amazon Web Services, Inc. (AWS)
• Tenstorrent Inc.
• Corporación Microsoft
• Alibaba Group Holding Ltd. (T-Head)
• Otros jugadores destacados

Descripción general de la segmentación del mercado

Por tipo de procesador

• UPC
• Acelerador GPU/IA, FPGA
• Redes/DPU

Por Interconnect

• UCIe
• Arco
• Sistema patentado de troquelado a troquel

Por embalaje

• 2.5D
  • Interponedor de silicio
  • Puente
• Unión híbrida/3D
• Abanicarse

Por aplicación

• Centro de datos/IA
• Computación de alto rendimiento (HPC)
• Redes de contactos
• Automotor
• Consumidor

Por el usuario final

• Proveedores de chips sin fábrica propia
• IDMs
• Proveedores de hiperescala/Silicio a medida

Por región

• América del norte
  • Estados Unidos.
  • Canadá
  • México
• Europa
  • Europa Occidental
    • El Reino Unido
    • Alemania
    • Francia
    • Italia
    • España
    • Resto de Europa Occidental
  • Europa Oriental
    • Polonia
    • Rusia
    • Resto de Europa del Este
• Asia Pacífico
  • Porcelana
  • India
  • Japón
  • Australia y Nueva Zelanda
  • Corea del Sur
  • ASEAN
  • Resto de Asia Pacífico
• Oriente Medio y África (MEA)
  • Arabia Saudita
  • Sudáfrica
  • Emiratos Árabes Unidos
  • Resto de MEA
• Sudamerica
  • Argentina
  • Brasil
  • Resto de Sudamérica